最新一期【研发信息汇总】已发布↓↓↓

一周研发资讯汇总（20260629-20260705）

欢迎点击浏览，参与投票，决定更新内容

↓↓↓文章末尾获取原文链接↓↓↓

本文2042字，阅读约需7分钟

摘要：采用华夫饼晶圆的芯片封装技术，实现了芯片间距为10微米的高精度芯片封装，并降低约30%的翘曲度；通过采用Via-Last TSV的无凸点连接技术，将芯片间通信密度提升至约4倍；以及实现了分辨率为1微米、点数达1亿的多尺度热分析技术。

关键词：半导体封装、华夫饼晶圆、Via-Last TSV、热分析、翘曲度

要点

采用华夫饼晶圆的芯片封装技术，实现了芯片间距为10微米的高精度芯片封装，并降低约30%的翘曲度
通过采用Via-Last TSV的无凸点连接技术，提出了一种芯片间通信密度约为传统方法4倍的高密度连接架构
开发了一种显示约52%热阻降低效果的华夫饼晶圆结构，以及分辨率为1微米、点数达1亿的多尺度热分析技术

概要

研究团队开发出封装-连接-热设计的三大基础技术，以实现用于下一代AI系统的高密度半导体集成技术“BBCube™”。

近年来，随着生成式AI的快速发展，将多个芯片高密度集成的先进封装技术变得日益重要。然而，对芯片封装精度和芯片间连接密度的更高要求，以及晶圆翘曲度和发热等问题，都是阻碍性能提升的挑战。

研究小组利用其独特的“华夫饼晶圆”，开发出一种芯片封装（COW）技术，成功地将芯片间距缩小至10微米。此外，研究小组还将封装时的翘曲度比以往降低约30%，实现了一种可堆叠多个华夫饼晶圆的结构。此外，通过采用Via-Last TSV（硅通孔）的无凸点连接技术，研究小组获得了芯片间通信密度比传统微凸点方法高出约4倍的预期。此外，热仿真结果表明，与传统结构相比，可降低约52%的热阻，展现了在高密度集成中提升散热性能的可能性。此外，为了支持BSPDN（背面供电网络）和三维堆叠等新型半导体结构，研究小组还开发了一种能以1μm分辨率评估整个芯片，点数达1亿的的热分析技术。

这些成果有望加速BBCube™的社会应用，有助于提升未来人工智能加速器和高性能计算系统的性能，同时降低能耗。

研究背景

近年来，随着生成式AI和大规模语言模型（LLM）的快速发展，AI系统处理的数据量呈爆发式增长。因此，AI半导体被要求具备比以往更高的运算性能和内存带宽。然而，依靠半导体小型化带来的性能提升已接近极限，未来将多个半导体芯片高密度集成、使其作为一体化系统运行的先进封装技术将变得愈发重要。

另一方面，在缩小芯片间距以实现高密度封装时，确保封装精度、晶圆翘曲度成为重大挑战。此外，提高芯片间通信所需的连接密度，以及发热量增加的下一代AI半导体的热设计，同样是重大的技术挑战。特别是，近年来背面供电网络（BSPDN）和三维堆叠等新型半导体结构相继被提出，预计这将进一步增加热密度。因此，需要比以往任何时候都更先进的热设计技术。

为了解决这些挑战、实现面向下一代AI系统的高密度半导体集成技术“BBCube™”，研究小组致力于封装·连接·热设计三大基础技术的研究与开发。

研究成果

本研究的首要成果是开发了一种采用独特华夫饼晶圆结构的芯片封装（COW）技术。通过将芯片高精度地配置于华夫饼晶圆内部，不仅将芯片间距缩小至10微米，还确立了华夫饼晶圆的堆叠技术。研究表明，采用这种独创的华夫饼晶圆结构可减少模具树脂的使用量，并将封装时产生的晶圆翘曲度比以往降低约30％。翘曲度的降低使得以往难以实现的COW晶圆多层堆叠成为可能，为高密度三维集成开辟了道路。

图1. 采用华夫饼晶圆结构的芯片封装（COW）

图2. 使用华夫饼晶圆降低翘曲度

第二项成果是开发了采用Via-Last TSV（硅通孔）的无凸点连接技术。为了在华夫饼晶圆上放置的芯片之间实现高密度连接，研究小组开发了一种将Via-Last TSV与RDL（再分布层）相结合的连接结构。电磁场分析和电路仿真结果表明，与传统微凸点方法相比，该方法在保持相同或更优信号质量的同时，可将实现相同通信带宽所需的芯片间连接面积减少至1/16。这使得高密度连接能够在相同面积内传输更多信号，为实现人工智能加速器与存储器之间超高带宽通信的下一代芯片间连接技术铺平了道路。

图3. 采用Via-Last TSV的高密度连接结构

图4. 电路仿真结果（眼图）

第三项成果是开发了适用于高密度三维集成的热设计技术。对华夫饼晶圆结构的热特性评估结果表明，与传统的微凸点结构相比，可实现约52%的热阻降低。此外，在BBCube™所追求的高密度三维集成以及近年来备受关注的BSPDN等新型半导体结构中，随着发热密度的增加，热设计成为至关重要的课题。为了支持下一代AI半导体开发中所要求的热设计，研究小组开发了一种能以1微米分辨率评估整个芯片的多尺度热分析技术。该技术能够高效地分析整个厘米级芯片上超过1亿个点的温度分布。由此，以往因只能以约100微米分辨率分析而难以实现的芯片内部的微小热点与整体温度分布的同步评估成为可能。

图5. 多尺度热分析

社会影响

本研究成果将加速面向下一代AI系统的高密度半导体集成技术“BBCube™”的实现。通过提高芯片间通信密度，不仅能够提升AI加速器与内存之间的数据传输能力，还有望通过缩短布线长度来降低功耗。此外，高精度封装技术与热设计技术的结合，将推动更高性能、更高可靠性的AI系统的开发。通过降低AI系统的功耗，将有助于降低数据中心的电力消耗，从而为可持续社会的实现做出贡献。

未来展望

今后，研究小组将整合本研究所开发的高精度芯片封装技术、超高密度连接技术以及热设计技术，推进BBCube™实用化的研发工作。特别是将通过使用AI加速器和下一代内存的实际芯片验证，致力于实现高性能且低功耗的AI系统。

http://isct.ac.jp/ja/news/vxtjlj0vpeze#top

（1）资讯定制

对于本文章中提到的技术，有海外相关技术信息（行业资讯、技术报告、专利信息等）扩展搜集需求的，欢迎留言区留言，或联系邮箱【info#aipatent.com（注明“资讯定制”） *发送邮件时请将“#”替换为“@”】了解详情。

（2）征稿启事

应部分读者建议，本公众号现开放投稿，面向企业及科研机构人员征集稿件，可以分享技术信息、学术类论文、科研成果以及研究见解等。

投稿请发送至邮箱：support#aipatent.com（请注明“AIpatent公众号来稿”） *发送邮件时请将“#”替换为“@”

下一代芯片堆叠技术： 高精度安装、高密度连接和散热设计

下一代芯片堆叠技术：高精度安装、高密度连接和散热设计