本文1416字，阅读约需5分钟

摘要：通过采用原子层堆积法的氧化物半导体纳米薄膜成膜技术，以低温下可形成的纳米片氧化物半导体为通道材料，成功开发出高性能、高可靠性的晶体管。

关键词：氧化物半导体、原子层堆积法、晶体管、集成化、InGaO（IGO）纳米薄膜

要点

利用纳米片状氧化物半导体开发出高性能、高可靠性的晶体管。
利用原子层沉积法开发出极薄氧化物半导体的成膜方法并进行设备集成。
随着半导体的高集成化和由此带来的高功能化，有望扩展基于大数据的社会服务。

概要

由东京大学生产技术研究所的小林正治副教授、奈良尖端科学技术大学院大学物质创成科学领域的浦冈行治教授等人组成的合作

研究小组通过采用原子层堆积法的氧化物半导体纳米薄膜成膜技术，以低温下可形成的纳米片氧化物半导体为通道材料，成功开发出高性能、高可靠性的晶体管。

此前，氧化物半导体被研发和量产，以用于面板显示器。氧化物半导体在低温下就能形成，由于其高性能，今后有望应用于半导体集成化技术。作为半导体集成化技术，要想将氧化物半导体用作晶体管的通道材料，氧化物半导体必须是纳米薄膜，并且器件需要高性能、高可靠性。

本研究开发出通过原子层沉积法使氧化物半导体形成均匀纳米薄膜的成膜技术，制造出用栅极覆盖氧化物半导体纳米薄膜的纳米片晶体管，实现了高迁移率和高偏压耐性。

通过本技术，半导体的高集成化和高功能化将成为可能，有利推动利用大数据的社会服务的广泛应用。

研究背景

以数据中心和物联网边缘设备为基础设施、利用大数据的社会服务融入了人们的日常生活。其实现基础是计算技术，计算技术的核心“半导体”正在大规模集成化，目前正在通过三维集成化向更高的集成化和更高的功能化发展。通过在传统的硅基板上形成的半导体集成电路布线层上形成晶体管，可以将高功能电路进行三维层叠和高集成化。为此，需要能够在低温下形成的半导体材料；并且，为实现高集成化，使用该材料的晶体管必须要具有高性能、高可靠性。

氧化物半导体此前一直是在面板显示器中使用的半导体材料，将其应用于半导体集成电路所需的纳米薄膜均匀成膜技术，以及使用该膜的高性能、高可靠性晶体管技术有望实现。

研究内容

由东京大学生产技术研究所的小林正治副教授、奈良尖端科学技术大学院大学物质创成科学领域的浦冈行治教授等人组成的合作

研究小组开发出一种基于原子层沉积法的氧化物半导体纳米薄膜成膜方法，可以实现每个原子层的成膜，获得均匀的膜厚度，并将纳米片氧化物半导体作为通道材料，开发出具有高性能、高可靠性的晶体管（图1）。

图1：试制的纳米片氧化物半导体晶体管示意图和截面的透射显微镜图像

具体来说，研究人员开发出将In₂O₃和Ga₂O₃按原子层交替成膜，从而形成InGaO（IGO）纳米薄膜的方法。试制并评估了以纳米片IGO为通道材料的平面型晶体管，系统地研究了作为性能指标的迁移率和作为可靠性指标的偏压阈值电压漂移，明确了迁移率和阈值电压漂移之间的平衡关系。此外，为了实现权衡，提出了用栅极覆盖IGO纳米片的Gate-All-Around结构，并进行了试制和评估。结果显示，相较于常闭型平面晶体管，驱动电流提高了2.6倍，迁移率提高了1.2倍，阈值电压漂移大幅降低（图2）。

图2：纳米片氧化物半导体晶体管（左上）的电气特性模拟结果、（左下）实测结果、（右上）迁移率（对照平面型晶体管）、（右下）偏压阈值电压漂移（对照平面型晶体管）

今后展望

根据本研究，通过原子层沉积法可以实现氧化物半导体纳米薄膜的均匀成膜。今后将推进具有高迁移率、高可靠性的氧化物半导体纳米薄膜的开发，向细微晶体管和三维结构晶体管拓展，开展促进半导体三维高集成化的研究开发。

基于本技术，半导体的更高集成化和高功能化成为可能，通过实现高能效的计算，有望扩展基于大数据的社会服务。

（1）获取原文

如需原文相关信息，请联系邮箱：info@aipatent.com（请注明“获取XX资讯原文信息”）

（2）征稿启事

应部分读者建议，本公众号现开放投稿，面向企业及科研机构人员征集稿件，可以分享技术信息、学术类论文、科研成果以及研究见解等。

投稿请发送至邮箱：support@aipatent.com（请注明“AIpatent公众号”来稿）

（3）资讯定制

我们是专注于国际技术转移的服务商，致力于将日本及其他国家的先进技术引入中国。如有海外先进技术资讯定制需求，请联系邮箱：info@aipatent.com（请注明“资讯定制”）

语智海报.png

利用原子层沉积法开发纳米片氧化物半导体晶体管